Reduced instruction set computer (original) (raw)
RISC (Reduced Instruction Set Computer) és un tipus de microprocessador que reconeix un nombre típicament reduït d'instruccions de codi màquina. Són estructuralment més simples que els CISC i estan formats per un nombre molt més reduït de transistors, característica que els fa més barats, més ràpids i més eficients pel que fa a la dissipació d'escalfor (efecte Joule) i de retruc, permet estalviar costos en refrigeració. Aquest tipus de processador està basat bàsicament en el model modern de Von Neumann
| Property | Value |
|---|---|
| dbo:abstract | حاسوب مجموعة التعليمات المخفضة (بالإنجليزية: Reduced Instruction Set Computer)، هو حاسوب ذو مجموعة تعليمات تسمح للمعالج الدقيق أن يكون له عدد دورات أقل لكل تعليمة بالمقارنة مع مجموعة التعليمات الحاسوبية المعقدة. طقم التعليمات الذي يدعمه أي معالج هو عبارة عن مجموعة أوامر كل أمر منها يمثل تسلسل من الـ Bytes يستطيع المعالج التعرف عليها مباشرة ومن ثم يستجيب لمحتوى ذلك الأمر. اعتمدت CISC على التالي : كل ما زاد عدد الأوامر زادت سهولة البرمجة بشكل كبير لكن بالمقابل يزيد التعقيد في بناء المعالج حيث ستحتاج إلى وحدة ترجمة معقدة داخل نفس المعالج للتعرف على كم الأوامر الكبير وسيستغرق الأمر وقتا إضافيا داخل وحدة الترجمة MicrocodeUnit حتى يتم تفسيره مما يعني تباطؤاً في الأداء اعتماداً على تعقيد الأمر المدخل. اعتمدت RISC على التالي:أوامر بدائية جدا لا تحتاج لوحدة ترجمة (NO Microcode Unit) تنفذ الأوامر تنفيذا سريعا وكل أمر يستغرق دورة معالجة وحيدة أو أقل وكل الأوامر موحدة الطول 4 بايت فقط. ونظراً لسهولة الأوامر كما ذكرنا وتوحيد الطول أصبحت الحاجة لقوة المعالجة أقل مما يعني إمكانية الحصول على معالج RISC بنفس أداء معالج CISC ولكن بعدد ترانزستورات أقل بكثير وأيضا تم إلغاء وحدة الترجمة مما يعني تخفيضا كبيرا في تكاليف التصنيع وفي حجم المعالج أيضا مما مكن من إضافة المزيد من المسجلات الداخلية والتي بدورها وفرت مخزناً واسعاً لتخزين البيانات والأوامر ذات الاستخدام المتكرر ضمن المعالج مما يعني وصولا سريعا جدا لها بدلا من الحاجة للخروج خارج المعالج لجلبها من الذاكرة ذاكرة الوصول العشوائي الرئيسية وعملية الخروج من المعالج أثناء التنفيذ لعملية ما تعني تباطؤاً لا يستهان به خصوصاً إذا نظرنا إلى سرعة النواقل والتي تعتبر بطيئة جدا مقارنة بسرعة المعالج الداخلية. ولكن العيب هنا ما وصل إليه المبرمجون من ناحية التعقيد وتحديداً في برمجة البرامج المترجمة Compilers وهي البرامج التي تحول البرامج المكتوبة بلغات عالية المستوى مثل Cو JAVA إلى لغة الآلة والصعوبة هذه سببها قلة وبدائية الأوامر المتوفرة. لنأخذ مثالاً لتوضيح قصة الصعوبة والسهولة في البرمجة استناداً لحجم وعدد الأوامر المتاحةهناك (طفل 1) عنده مكعبات للبناء وهي بدائية أي عبارة عن مكعبات فقط وهناك (طفل 2) عنده مكعبات بأشكال متنوعة من مستطيلات ومثلثات إلى أشكال جاهزة من سيارات وبشر إلى ما هنالك. طلب من الطفلين بناء منزل مثلا فمن سيعاني أكثر في البناء؟؟؟ أكيد الطفل الأول لأنه سيحتاج لتكوين كل العناصر بنفسه من الأشكال البدائية جداً بينما الطفل الثاني لن يستغرق وقتا يذكر بل وسيجد وقتاً إضافيا في إضافة الأشكال الجمالية، هذه فلسفة تقنية CISC. ولكن إذا نظرنا من زاوية أخرى سنجد أن تكلفة مكعبات الطفل الثاني تكون أضعافاً مضاعفة من تكلفة مكعبات الطفل الأول وأيضاً لو كان الطفل الأول ذكي لدرجة كبيرة فإنه سيستطيع التعامل مع مكعباته بمهارة وسرعة غير مسبوقة بينما سيحتاج الطفل الثاني مهما كان ذكيا لبعض الوقت لكي يستوعب الشكل الذي في يده والمكان المناسب لوضعه. هذه فلسفة تقنية RISC. (ar) RISC (Reduced Instruction Set Computer) és un tipus de microprocessador que reconeix un nombre típicament reduït d'instruccions de codi màquina. Són estructuralment més simples que els CISC i estan formats per un nombre molt més reduït de transistors, característica que els fa més barats, més ràpids i més eficients pel que fa a la dissipació d'escalfor (efecte Joule) i de retruc, permet estalviar costos en refrigeració. Aquest tipus de processador està basat bàsicament en el model modern de Von Neumann (ca) RISC (anglicky Reduced Instruction Set Computer, výslovnost risk) označuje v informatice jednu z architektur mikroprocesorů. RISC označuje procesory s redukovanou instrukční sadou, jejichž návrh je zaměřen na jednoduchou, vysoce optimalizovanou sadu strojových instrukcí, která je v protikladu s množstvím specializovaných instrukcí ostatních architektur. Přesná definice označení RISC není jasná, avšak často se používá popisnější název architektura load-store, který lépe vyjadřuje fakt, že celkový počet instrukcí RISC procesoru může být paradoxně vyšší, než u jiných architektur.[zdroj?] Mezi zástupce RISC procesorů patří ARM, MIPS, AMD Am29000, , Atmel AVR, PA-RISC, (včetně PowerPC), , SPARC, DEC Alpha. Protichůdnou architekturou jsou CISC procesory (anglicky Complex Instruction Set Computers, s komplexní instrukční sadou). Další alternativou jsou VLIW (Very Long Instruction Word) a (Explicitly parallel instruction computing) procesory. VLIW a EPIC procesory vznikly vývojem z RISC. VLIW se používají se například ve starších GPU firmy AMD. Architekturu EPIC používají například procesory Itanium a Itanium 2. (cs) Reduced Instruction Set Computer (RISC, englisch für Rechner mit reduziertem Befehlssatz) ist eine Designphilosophie für Computerprozessoren. Der Begriff wurde 1980 von David A. Patterson und Carlo H. Séquin geprägt. Das Designziel war der Verzicht auf einen komplexen, für die Assemblerprogrammierung komfortablen Befehlssatz hin zu einfach zu dekodierenden und schnell auszuführenden Befehlen („eigentliche Befehlsausführung“ meist nur 1 Takt). Dies ermöglichte zudem höhere Taktfrequenzen. Die RISC entgegengesetzte Designphilosophie wird als Complex Instruction Set Computer (CISC) bezeichnet. In der heutigen Zeit hat die Unterscheidung in RISC und CISC weitgehend an Bedeutung verloren. Ehemalige RISC-Prozessorfamilien haben mittlerweile auch komplexere Befehle aufgenommen, CISC-Prozessoren haben seit Mitte der 1990er Jahre RISC-ähnliche Designkomponenten erhalten und sind ebenfalls superskalar. Die Dekodierung von Befehlen nimmt unabhängig von RISC oder CISC nur noch einen kleinen Teil der Chipfläche ein. Die Hauptfläche der Chips nehmen mittlerweile Verarbeitungseinheiten ein, die erst seit Anfang der 1990er Jahre in Prozessoren auftauchen. (de) Η συντομογραφία του είναι RISC (προφέρεται ρισκ) και σημαίνει υπολογιστής περιορισμένου συνόλου εντολών. Η στρατηγική στην οποία βασίζεται η αρχιτεκτονική RISC είναι η ύπαρξη ενός μικρού συνόλου εντολών, οι οποίες πραγματοποιούν ένα ελάχιστο πλήθος απλών λειτουργιών. Οι σύνθετες εντολές προσομοιώνονται με τη χρήση ενός υποσυνόλου απλών εντολών. Ο προγραμματισμός σε RISC είναι πιο δύσκολος και χρονοβόρος από ότι στον άλλο σχεδιασμό, επειδή οι πιο σύνθετες εντολές προσομοιώνονται από απλές. (el) Konputagailuen arkitekturan, RISC (ingelesez: reduced instruction set computer) mikroprozesadore-mota bat da, makina-lengoaiako agindu-kopuru murriztu bat ezagutzen duena. CPU-diseinu mota bat da, CISC egitura baino sinpleagoa duena, eta, ondorioz, transistore-kopuru txikiagoa behar duena. Horrek berekin dakar azkarragoa izatea, bero-disipazio hobea izatea eta, ondorioz, aireztapen-kostu txikiagoa. Mikroprozesadore-mota hau arkitektura modernoan oinarrituta dago. 1970eko eta 1980ko hamarkadetan, mikroprozesadoreen abiadura handitzeari begira egindako esperimentu batzuetan aurkitu zen ezen, oinarrizko arkitektura jakin bat erabilita, mikroaginduekin zuzenean konpilatutako eta zirkuitu integratutik kanpoko memoria batean kokatutako programen exekuzioa eraginkorragoa zela. RISC prozesagailuen oinarrizko ideia da CPUan zuzenean hardware bidez ezarritako agindu-multzo sinplifikatu bat izatea. Hala, mikrokodea eta agindu konplexuak deskodetu beharra ezabatzea lortzen da. CISC prozesagailuen aldean, RISC prozesagailuak agindu gehiago exekutatzen ditu, baina, agindu errazagoak direnez, azkarrago prozesa daitezke. Hauek dira RISC prozesagailuen abantailak: * CPUak azkarrago egiten du lan, erloju-ziklo gutxiago erabiltzen ditu aginduak exekutatzeko. * Helbide-sistema ez-suntsitzailea erabiltzen du RAMean. Horrek esan nahi du ezen, eragiketak gauzatu ondoren, memorian atxikitzen dituela bi eragigaiak eta haien emaitza. Hala, eragiketa berri gutxiago exekutatu behar ditu. * Agindu bakoitza CPUaren ziklo bakar batean exekuta daiteke. (eu) En arquitectura computacional, RISC (del inglés Reduced Instruction Set Computer, en español Computador con conjunto de instrucciones reducido) es un tipo de diseño de CPU generalmente utilizado en microprocesadores o microcontroladores con las siguientes características fundamentales: 1. * Instrucciones de tamaño fijo y presentadas en un reducido número de formatos. 2. * Solo las instrucciones de carga y almacenamiento acceden a la memoria de datos. Además estos procesadores suelen disponer de muchos registros de propósito general. El objetivo de diseñar máquinas con esta arquitectura es posibilitar la segmentación y el paralelismo en la ejecución de instrucciones y reducir los accesos a memoria.Las máquinas RISC protagonizan la tendencia actual de construcción de microprocesadores. PowerPC, DEC Alpha, MIPS, ARM, SPARC son ejemplos de algunos de ellos. RISC es una filosofía de diseño de CPU para computadora que está a favor de conjuntos de instrucciones pequeñas y simples que toman menor tiempo para ejecutarse. El tipo de procesador más comúnmente utilizado en equipos de escritorio, el x86, está basado en CISC en lugar de RISC, aunque las versiones más nuevas traducen instrucciones basadas en CISC x86 a instrucciones más simples basadas en RISC para uso interno antes de su ejecución. La idea fue inspirada por el hecho de que muchas de las características que eran incluidas en los diseños tradicionales de CPU para aumentar la velocidad estaban siendo ignoradas por los programas que eran ejecutados en ellas. Además, la velocidad del procesador en relación con la memoria de la computadora que accedía era cada vez más alta. Esto conllevó la aparición de numerosas técnicas para reducir el procesamiento dentro del CPU, así como de reducir el número total de accesos a memoria. Terminología más moderna se refiere a esos diseños como arquitecturas de carga-almacenamiento. (es) Ríomhaire a bhaineann feidhm as tacar beag treoracha réasúnta simplí chun próiseáil thapa is comhoiriúnacht fheabhsaithe deartha idir ríomhairí a chur ar fáil. (ga) In computer engineering, a reduced instruction set computer (RISC) is a computer designed to simplify the individual instructions given to the computer to accomplish tasks. Compared to the instructions given to a complex instruction set computer (CISC), a RISC computer might require more instructions (more code) in order to accomplish a task because the individual instructions are written in simpler code. The goal is to offset the need to process more instructions by increasing the speed of each instruction, in particular by implementing an instruction pipeline, which may be simpler given simpler instructions. The key operational concept of the RISC computer is that each instruction performs only one function (e.g. copy a value from memory to a register). The RISC computer usually has many (16 or 32) high-speed, general-purpose registers with a load/store architecture in which the code for the register-register instructions (for performing arithmetic and tests) are separate from the instructions that grant access to the main memory of the computer. The design of the CPU allows RISC computers few simple addressing modes and predictable instruction times that simplify design of the system as a whole. The conceptual developments of the RISC computer architecture began with the IBM 801 project in the late 1970s, but these were not immediately put into use. Designers in California picked up the 801 concepts in two seminal projects, Stanford MIPS and Berkeley RISC. These were commercialized in the 1980s as the MIPS and SPARC systems. IBM eventually produced RISC designs based on further work on the 801 concept, the IBM POWER architecture, PowerPC, and Power ISA. As the projects matured, many similar designs, produced in the late 1980s and early 1990s, created the central processing units that increased the commercial utility of the Unix workstation and of embedded processors in the laser printer, the router, and similar products. The varieties of RISC processor design include the ARC processor, the DEC Alpha, the AMD Am29000, the ARM architecture, the Atmel AVR, Blackfin, Intel i860, Intel i960, LoongArch, Motorola 88000, the MIPS architecture, the PA-RISC, the Power ISA, the RISC-V, the SuperH, and the SPARC. RISC processors are used in supercomputers, such as the Fugaku. (en) Dalam teknik komputer, komputer set instruksi yang dikurangi atau komputer set instruksi sederhana (Inggris: reduced instruction set computer, disingkat RISC) adalah komputer yang dirancang untuk menyederhanakan instruksi individu yang diberikan kepada komputer untuk mewujudkan suatu tugas. Berbeda dengan instruksi yang diberikan ke komputer set instruksi kompleks (CISC), dengan komputer RISC, tugas mungkin memerlukan lebih banyak instruksi (kode) untuk mewujudkan tugas, karena instruksi individu ditulis dalam kode yang lebih sederhana. Tujuannya adalah untuk mengimbangi kebutuhan untuk memproses lebih banyak instruksi dengan meningkatkan kecepatan setiap instruksi, khususnya, mengimplementasikan mungkin lebih sederhana dengan instruksi yang lebih sederhana. Konsep operasional utama dari komputer RISC adalah bahwa setiap instruksi hanya melakukan satu fungsi (misalnya menyalin nilai dari memori ke register). Komputer RISC biasanya memiliki banyak (16 atau 32) register tujuan umum berkecepatan tinggi dengan arsitektur muat dan simpan di mana kode untuk instruksi register-register (untuk melakukan aritmatika dan tes) terpisah dari instruksi yang memberikan akses ke memori utama komputer. Desain CPU memungkinkan komputer RISC beberapa mode pengalamatan sederhana dan waktu instruksi yang dapat diprediksi yang menyederhanakan desain sistem secara keseluruhan. Perkembangan konseptual arsitektur komputer RISC dimulai dengan proyek pada akhir 1970-an, tetapi konsep ini tidak segera digunakan. Desainer di California mengambil konsep IBM 801 ke 2 proyek terpisah, Stanford MIPS dan Berkeley RISC. Mereka dikomersialkan pada 1980-an sebagai sistem MIPS dan SPARC. IBM akhirnya memproduksi desain RISC berdasarkan karya lebih lanjut pada konsep IBM 801, yaitu arsitektur set instruksi , PowerPC, dan . Ketika proyek-proyek matang, banyak desain serupa diproduksi pada akhir 1980-an hingga awal 1990-an, menciptakan unit pemrosesan pusat yang meningkatkan utilitas komersil stasiun kerja Unix dan prosesor tertanam di pencetak laser, perute, dan produk serupa. (in) Un processeur à jeu d'instructions réduit (en anglais RISC pour Reduced instruction set computer) est un type d'architecture de processeur qui se caractérise par des instructions de base aisées à décoder, uniquement composées d'instructions simples. Cette stratégie était bien adaptée à la réalisation des microprocesseurs. À la fin des années 1980 et au début des années 1990 elle concurrençait des architectures traditionnelles plus lourdes CISC (de l'anglais complex instruction-set computer). En effet, les grandes différences de taille, de temps de décodage comme de temps d'exécution s'opposaient à des optimisations de type dit "pipe-line". La sortie d'architectures hybrides comme le Pentium Pro (CISC émulé par du RISC) a mis fin, par disparition de repères, à cette guerre qui était devenue bien plus marketing que technique vers 1990, les techniques ayant évolué de part et d'autre et chacune comparant ses procédés à ceux de l'autre six ans plus tôt.[réf. nécessaire] (fr) Reduced Instruction Set Computer (in acronimo RISC), nell'elettronica digitale, indica un'idea di progettazione di architetture per microprocessori che predilige lo sviluppo di un'architettura semplice e lineare. Questa semplicità di progettazione permette di realizzare microprocessori in grado di eseguire il set di istruzioni in tempi minori rispetto a una architettura CISC. I più comuni processori RISC sono AVR, PIC, ARM, DEC Alpha, PA-RISC, SPARC, MIPS, RISC-V, POWER e PowerPC. (it) ( RISC는 여기로 연결됩니다. 다른 뜻에 대해서는 RISC (동음이의) 문서를 참고하십시오.) 축소 명령어 집합 컴퓨터(영어: Reduced Instruction Set Computer, RISC, 리스크)는 CPU 명령어의 개수를 줄여 명령어 해석시간을 줄임으로써 개별 명령어의 실행속도를 빠르게 한 컴퓨터다. RISC의 중요한 목표는 명령어 파이프라인을 통해 개별 명령어의 실행속도를 높여 복잡 명령어 집합 컴퓨터 (CISC)에 비해 더 많은 명령어를 처리해야 하는 단점을 상쇄하는 것이다. RICS는 마이크로프로세서를 설계하는 방법 가운데 하나이며, RISC-V, SPARC, MIPS 등의 아키텍처에서 사용된다. 전통적인 CISC CPU에는 프로그래밍을 돕기 위한 많은 수의 명령어와 주소 모드가 존재했다. 그러나 그중에서 실제로 쓰이는 명령어는 몇 개 되지 않는다는 사실을 바탕으로, 적은 수의 명령어만으로 명령어 집합을 구성한 것이 RISC이다. 그래서, RISC는 CISC보다 구조가 더 단순하다. 복잡한 연산도 적은 수의 명령어들을 조합하는 방식으로 수행이 가능하다. 그리고 CISC 형식의 CPU내 ROM에 소프트웨어적으로 적재된 내부 명령어들을 하드웨어적으로 구성하여 제어기가 제거된 부분에 프로세서 레지스터 뱅크와 캐시를 둔다. 이렇게 함으로써 CPU가, 상대적으로 느린 메인 메모리에 접근하는 횟수를 줄여주어 파이프라이닝 등 시스템 수행속도가 전체적으로 향상된다. (ko) RISC（Reduced Instruction Set Computer、りすく）は、コンピュータのプロセッサの命令セットアーキテクチャ (ISA) の設計の方向性として、命令セットの複雑さを減らすことすなわち、命令の総数や種類を減らし、それぞれの命令が行う処理を単純なものにし、命令フォーマットの種類を減らし、オペランドのアドレッシングを単純化する、などといった方向性により「命令セットを縮小して」設計されたコンピュータ（プロセッサ）である。この方向性が新しいものとして提案された際、従来のその逆の方向性を指すレトロニムとしてCISCという語が同時に提案された。 (ja) RISC (ang. Reduced Instruction Set Computing) – typ architektury zestawu instrukcji procesora, który został przedstawiony pod koniec lat 70. w teoretycznych pracach na uniwersytecie Berkeley oraz w wynikach badań Johna Cocke z . Ówczesne procesory (budowane w architekturze CISC) charakteryzowały się bardzo rozbudowaną listą rozkazów, ale – jak wykazały badania – statystycznie tylko nieliczna ich część była wykorzystywana w programie. Okazało się na przykład, że ponad 50% rozkazów w kodzie to zwykłe przypisania, tj. zapis zawartości rejestru do pamięci i odwrotnie. Ponadto badania wykazały, że podczas działania programu ok. 26-45% wykonywanych instrukcji to instrukcje wywołania podprogramów lub instrukcje obsługujące pętle, ok. 13–15% to wspomniane przypisania, 7–21% to instrukcje warunkowe, natomiast reszta to tylko 1–3%. W związku z powyższym zaprezentowano architekturę mikroprocesorów, w której uwzględniono wyniki badań. Jej podstawowe cechy to: 1. * Liczba rozkazów zredukowana do niezbędnego minimum. Wynosi ona kilkadziesiąt, podczas gdy w procesorach CISC sięga setek. Upraszcza to znacznie dekoder rozkazów. 2. * Redukcja trybów adresowania, dzięki czemu kody rozkazów są prostsze, bardziej zunifikowane, co dodatkowo upraszcza wspomniany wcześniej dekoder rozkazów. Ponadto wprowadzono tryb adresowania, który ogranicza liczbę przesłań – większość operacji wykonuje się według schematu: . 3. * Ograniczenie komunikacji pomiędzy pamięcią a procesorem. Przede wszystkim do przesyłania danych pomiędzy pamięcią a rejestrami służą dedykowane instrukcje, które zwykle nazywają się load (załaduj z pamięci) oraz store (zapisz do pamięci); pozostałe instrukcje mogą operować wyłącznie na rejestrach. Schemat działania na liczbach znajdujących się w pamięci jest następujący: załaduj daną z pamięci do rejestru, na zawartości rejestru wykonaj działanie, przepisz wynik z rejestru do pamięci. 4. * Zwiększenie liczby rejestrów (np. 32, 192, 256, podczas gdy np. w architekturze x86 jest zaledwie 8 rejestrów), co również ma wpływ na zmniejszenie liczby odwołań do pamięci. Pierwszym procesorem zaprojektowanym w oparciu o architekturę RISC był wyprodukowany przez firmę RCA. Obecnie popularne procesory Intel, AMD i VIA z punktu widzenia programisty są widziane jako CISC, ale ich rdzeń jest RISC-owy. Rozkazy CISC są rozbijane na mikrorozkazy (ang. microops), które są następnie wykonywane przez RISC-owy blok wykonawczy. W praktyce okazuje się, że rozwiązanie takie (pomimo wielu znaczących wad) jest podejściem znacznie bardziej wydajnym (szczególnie, że RISC-owy blok wykonawczy jest znacznie bardziej nowoczesny od architektury CISC widocznej dla programisty). (pl) Een Reduced instruction set computer, acroniem RISC is een processor die werkt met een kleine set simpele basisinstructies. Dit in tegenstelling tot Complex instruction set computers (CISC), die werken met een relatief omvangrijke set complexe instructies. (nl) RISC (англ. reduced instruction set computer — вычислитель с набором упрощённых/редуцированных команд) — архитектурный подход к проектированию процессоров, в которой быстродействие увеличивается за счёт такого кодирования инструкций, чтобы их декодирование было более простым, а время выполнения — меньшим. В системах команд первых RISC-процессоров даже отсутствовали команды умножения и деления. Это также облегчает повышение тактовой частоты и делает более эффективной суперскалярность (распараллеливание инструкций между несколькими исполнительными блоками). (ru) RISC är en akronym för Reduced Instruction Set Computing (alternativt Load-Store arkitektur som är ett mer korrekt namn). RISC-principerna utvecklades av IBMs mellan 1975 och 1979 när den första RISC-processorn med namnet 801 levererades. (sv) RISC (acrônimo de Reduced Instruction Set Computer; em português, "Computador com um conjunto reduzido de instruções") é uma linha de arquitetura de processadores que favorece um conjunto simples e pequeno de instruções que levam aproximadamente a mesma quantidade de tempo para serem executadas. Em oposição, a arquitetura CISC (Complex Instruction Set Computer, em português, "Computador com um conjunto complexo de instruções") possui um conjunto maior de instruções especializadas, algumas delas raramente usadas pelos programas. Muitos dos microprocessadores modernos são RISCs, por exemplo DEC Alpha, SPARC, MIPS, e PowerPC. Os computadores atuais misturam as duas arquiteturas, criando o conceito de , incorporando os conceitos das duas arquiteturas e a inclusão de um núcleo RISC aos seus processadores. O tipo de microprocessador mais comum em desktops, o x86, é mais semelhante ao CISC do que ao RISC, embora chips mais novos traduzam baseadas em arquitetura CISC em formas baseadas em arquitetura RISC mais simples, utilizando prioridade de execução. Os processadores baseados na computação de conjunto de instruções reduzidas não têm , as instruções são executadas diretamente pelo hardware. Como característica, esta arquitetura, além de não ter , tem o conjunto de instruções reduzidas, bem como baixo nível de complexidade. A ideia foi inspirada pela percepção de que muitas das características incluídas na arquitetura tradicional de processadores para ganho de desempenho foram ignoradas pelos programas que foram executados neles. Mas o desempenho do processador em relação à memória que ele acessava era crescente. Isto resultou num número de técnicas para otimização do processo dentro do processador, enquanto ao mesmo tempo tentando reduzir o número total de acessos à memória. RISC é também a arquitetura adotada para os processadores dos videogames modernos, que proporcionam um hardware extremamente dedicado somente à execução do jogo, tornando-o muito mais rápido em relação a micro computadores com mais recursos, embora com . (pt) RISC (англ. Reduced Instruction Set Computing — обчислення зі скороченим набором команд) — архітектура процесорів зі скороченим набором команд. Також відома як «архітектура load-store», позаяк система команд такої архітектури не включає арифметико-логічних операцій з операндами у пам'яті. Для будь-якого оброблення даних їх спочатку слід завантажити (англ. Load) в регістр, виконати необхідні операції, а тоді зберегти (англ. Store) назад у пам'ять. Найвідоміші представники: , Alpha, , ARM, AVR, , i860, i960, , MIPS, PA-RISC, (включаючи PowerPC), RISC-V, SuperH, та SPARC. (uk) 精简指令集计算机（英語：reduced instruction set computer，缩写：RISC）或简译为精简指令集，是计算机中央處理器的一种设计模式。这种设计思路可以想像成是一家模組化的組裝工廠，对指令数目和寻址方式都做了精简，使其实现更容易，指令并行执行程度更好，编译器的效率更高。目前常見的精簡指令集微處理器包括DEC Alpha、、ARM、AVR、MIPS、PA-RISC、Power ISA（包括PowerPC、PowerXCell）、RISC-V和SPARC等。 (zh) |
| dbo:thumbnail | wiki-commons:Special:FilePath/KL_Sun_UltraSparc.jpg?width=300 |
| dbo:wikiPageExternalLink | https://groups.google.com/d/topic/comp.arch/IZP5KUJprHw/discussion http://cs.stanford.edu/people/eroberts/courses/soco/projects/2000-01/risc/risccisc/ http://cs.stanford.edu/people/eroberts/courses/soco/projects/2000-01/risc/whatis/ http://www.quadibloc.com/arch/sriscint.htm |
| dbo:wikiPageID | 26201 (xsd:integer) |
| dbo:wikiPageLength | 48784 (xsd:nonNegativeInteger) |
| dbo:wikiPageRevisionID | 1113709318 (xsd:integer) |
| dbo:wikiPageWikiLink | dbr:PowerPC dbr:Power_ISA dbr:Processor_register dbr:Qualcomm dbr:Qualcomm_Snapdragon dbr:Router_(computing) dbr:Minimal_instruction_set_computer dbr:Mac_transition_to_Apple_silicon dbr:Mac_transition_to_Intel_processors dbr:HP_Inc dbr:Opcode dbr:Open-source_model dbr:Berkeley_Software_Distribution dbr:Binary-coded_decimal dbr:BlackBerry_Limited dbr:Blackfin dbr:David_Patterson_(computer_scientist) dbr:Atmel_AVR dbr:Register_window dbr:University_of_California,_Berkeley dbr:User_space dbr:VAX dbr:Virtual_address_space dbr:Instruction_pipelining dbr:Instructions_per_second dbr:Intel_i860 dbr:Intel_i960 dbr:Compaq dbr:Compiler dbr:Compressed_instruction_set dbr:Cray dbr:SPARC dbr:One-instruction_set_computer dbr:R2000_microprocessor dbr:Chromebook dbr:Fugaku_(supercomputer) dbr:Fujitsu dbr:GameCube dbr:Game_Boy_Advance dbr:Motorola_68000 dbr:Sabbatical dbr:Andrew_S._Tanenbaum dbr:Android_(operating_system) dbr:Apple_Inc. dbr:Apple_M1 dbr:Apple_silicon dbr:Berkeley_RISC dbr:Lenovo dbr:LoongArch dbr:MIPS-X dbr:MIPS_Technologies dbr:MIPS_architecture dbr:Macintosh dbr:Silicon_Graphics dbr:Silicon_Valley dbr:Stanford_MIPS dbr:Stanford_University dbr:Steve_Furber dbr:Subroutine dbr:Clock_rate dbr:Complex_instruction_set_computer dbr:Computer_architecture dbr:Computer_engineering dbr:Zilog_Z80 dbr:Emulator dbr:Fujitsu_A64FX dbr:String_(computer_science) dbr:Summit_(supercomputer) dbr:Supercomputer dbr:Telephone_switch dbr:Transport_triggered_architecture dbr:Microcode dbr:BMW dbr:Byte dbr:CDC_6600 dbr:CPU_cache dbr:Cavium dbr:Wii dbr:Wii_U dbr:Windows dbr:Windows_10 dbr:Windows_Mobile dbr:Windows_Phone dbr:Iron_law_of_processor_performance dbr:Linksys_WRT54G_series dbr:VLSI_Project dbr:32X dbr:ARC_(processor) dbr:ARM_architecture dbr:Adapteva dbr:Addressing_mode dbr:DEC_Alpha dbr:Data_type dbr:Dreamcast dbr:Floating-point_arithmetic dbr:Nintendo_3DS dbr:Nintendo_64 dbr:Nintendo_DS dbr:Nintendo_Switch dbr:No_instruction_set_computing dbr:PDP-8 dbr:Charles_Stark_Draper_Prize dbr:General-purpose_register dbr:Hitachi,_Ltd. dbr:PA-RISC dbc:Classes_of_computers dbr:Harvard_architecture dbr:Hewlett-Packard dbr:Hewlett_Packard dbr:Jack_Dongarra dbr:Backronym dbr:Vector_processor dbr:Arduino dbr:AMD_Am29000 dbc:Instruction_set_architectures dbr:Channel_controller dbr:John_Cocke_(computer_scientist) dbr:John_L._Hennessy dbr:Binary_translation dbr:Bit dbr:Sun_Microsystems dbr:Sunway_TaihuLight dbr:TOP500 dbr:Tablet_computer dbr:Transistor dbr:Digital_Equipment_Corporation dbr:PlayStation_(console) dbr:PlayStation_2 dbr:PlayStation_3 dbr:PlayStation_Portable dbr:Sophie_Wilson dbr:Classic_RISC_pipeline dbr:Rosetta_2 dbr:IBM dbr:IBM_ROMP dbr:IBM_RT_PC dbr:IBM_System/370 dbr:IPad dbr:IPhone dbr:Instruction_pipeline dbr:Instruction_set_architecture dbr:Intel dbr:Michael_J._Flynn dbr:Microprocessor dbr:Microsoft dbr:Microsoft_Surface dbr:National_Academy_of_Engineering dbr:Oracle_Corporation dbr:RISC-V dbr:Raspberry_Pi dbr:Sega dbr:Sega_Saturn dbr:Seymour_Cray dbr:X86 dbr:Xbox_(console) dbr:Xbox_360 dbr:Single-board_computer dbr:SuperH dbr:System_on_a_chip dbr:Sierra_(supercomputer) dbr:Laser_printer dbr:European_Processor_Initiative dbr:Complex_instruction_set_computing dbr:IBM_801 dbr:IBM_POWER_architecture dbr:IBM_Power_microprocessors dbr:Motorola_88000 dbr:Load/store_architecture dbr:Residential_gateway dbr:Motorola_68000_family dbr:Renesas dbr:PL/1 dbr:Unix_workstation dbr:Arithmetic_and_logical_unit dbr:Embedded_processor dbr:Atomic_operations_(computing) dbr:Procedure_call dbr:Instruction_per_cycle dbr:Clock_frequency dbr:Branch_delay_slot dbr:MIPS_Computer_Systems dbr:IBM_370 dbr:File:Yunsup_Lee_holding_RISC_V_prototype_chip.jpg dbr:File:IBM_PowerPC601_PPC601FD-080-2_top.jpg dbr:File:KL_Sun_UltraSparc.jpg |
| dbp:date | January 2021 (en) |
| dbp:reason | For superscalar processors - RISC or CISC - multiple instructions can be in flight during a single cycle (en) |
| dbp:wikiPageUsesTemplate | dbt:= dbt:As_of dbt:Authority_control dbt:Blockquote dbt:By_whom dbt:CPU_technologies dbt:Citation_needed dbt:Cite_newsgroup dbt:Cite_web dbt:Code dbt:Frac dbt:Further dbt:Main dbt:More_citations_needed_section dbt:Redirect dbt:Refbegin dbt:Refend dbt:Reflist dbt:Short_description dbt:Technical dbt:Update_inline dbt:Use_dmy_dates dbt:RISC_architectures |
| dcterms:subject | dbc:Classes_of_computers dbc:Instruction_set_architectures |
| rdf:type | owl:Thing |
| rdfs:comment | RISC (Reduced Instruction Set Computer) és un tipus de microprocessador que reconeix un nombre típicament reduït d'instruccions de codi màquina. Són estructuralment més simples que els CISC i estan formats per un nombre molt més reduït de transistors, característica que els fa més barats, més ràpids i més eficients pel que fa a la dissipació d'escalfor (efecte Joule) i de retruc, permet estalviar costos en refrigeració. Aquest tipus de processador està basat bàsicament en el model modern de Von Neumann (ca) Η συντομογραφία του είναι RISC (προφέρεται ρισκ) και σημαίνει υπολογιστής περιορισμένου συνόλου εντολών. Η στρατηγική στην οποία βασίζεται η αρχιτεκτονική RISC είναι η ύπαρξη ενός μικρού συνόλου εντολών, οι οποίες πραγματοποιούν ένα ελάχιστο πλήθος απλών λειτουργιών. Οι σύνθετες εντολές προσομοιώνονται με τη χρήση ενός υποσυνόλου απλών εντολών. Ο προγραμματισμός σε RISC είναι πιο δύσκολος και χρονοβόρος από ότι στον άλλο σχεδιασμό, επειδή οι πιο σύνθετες εντολές προσομοιώνονται από απλές. (el) Ríomhaire a bhaineann feidhm as tacar beag treoracha réasúnta simplí chun próiseáil thapa is comhoiriúnacht fheabhsaithe deartha idir ríomhairí a chur ar fáil. (ga) Reduced Instruction Set Computer (in acronimo RISC), nell'elettronica digitale, indica un'idea di progettazione di architetture per microprocessori che predilige lo sviluppo di un'architettura semplice e lineare. Questa semplicità di progettazione permette di realizzare microprocessori in grado di eseguire il set di istruzioni in tempi minori rispetto a una architettura CISC. I più comuni processori RISC sono AVR, PIC, ARM, DEC Alpha, PA-RISC, SPARC, MIPS, RISC-V, POWER e PowerPC. (it) RISC（Reduced Instruction Set Computer、りすく）は、コンピュータのプロセッサの命令セットアーキテクチャ (ISA) の設計の方向性として、命令セットの複雑さを減らすことすなわち、命令の総数や種類を減らし、それぞれの命令が行う処理を単純なものにし、命令フォーマットの種類を減らし、オペランドのアドレッシングを単純化する、などといった方向性により「命令セットを縮小して」設計されたコンピュータ（プロセッサ）である。この方向性が新しいものとして提案された際、従来のその逆の方向性を指すレトロニムとしてCISCという語が同時に提案された。 (ja) Een Reduced instruction set computer, acroniem RISC is een processor die werkt met een kleine set simpele basisinstructies. Dit in tegenstelling tot Complex instruction set computers (CISC), die werken met een relatief omvangrijke set complexe instructies. (nl) RISC (англ. reduced instruction set computer — вычислитель с набором упрощённых/редуцированных команд) — архитектурный подход к проектированию процессоров, в которой быстродействие увеличивается за счёт такого кодирования инструкций, чтобы их декодирование было более простым, а время выполнения — меньшим. В системах команд первых RISC-процессоров даже отсутствовали команды умножения и деления. Это также облегчает повышение тактовой частоты и делает более эффективной суперскалярность (распараллеливание инструкций между несколькими исполнительными блоками). (ru) RISC är en akronym för Reduced Instruction Set Computing (alternativt Load-Store arkitektur som är ett mer korrekt namn). RISC-principerna utvecklades av IBMs mellan 1975 och 1979 när den första RISC-processorn med namnet 801 levererades. (sv) RISC (англ. Reduced Instruction Set Computing — обчислення зі скороченим набором команд) — архітектура процесорів зі скороченим набором команд. Також відома як «архітектура load-store», позаяк система команд такої архітектури не включає арифметико-логічних операцій з операндами у пам'яті. Для будь-якого оброблення даних їх спочатку слід завантажити (англ. Load) в регістр, виконати необхідні операції, а тоді зберегти (англ. Store) назад у пам'ять. Найвідоміші представники: , Alpha, , ARM, AVR, , i860, i960, , MIPS, PA-RISC, (включаючи PowerPC), RISC-V, SuperH, та SPARC. (uk) 精简指令集计算机（英語：reduced instruction set computer，缩写：RISC）或简译为精简指令集，是计算机中央處理器的一种设计模式。这种设计思路可以想像成是一家模組化的組裝工廠，对指令数目和寻址方式都做了精简，使其实现更容易，指令并行执行程度更好，编译器的效率更高。目前常見的精簡指令集微處理器包括DEC Alpha、、ARM、AVR、MIPS、PA-RISC、Power ISA（包括PowerPC、PowerXCell）、RISC-V和SPARC等。 (zh) حاسوب مجموعة التعليمات المخفضة (بالإنجليزية: Reduced Instruction Set Computer)، هو حاسوب ذو مجموعة تعليمات تسمح للمعالج الدقيق أن يكون له عدد دورات أقل لكل تعليمة بالمقارنة مع مجموعة التعليمات الحاسوبية المعقدة. طقم التعليمات الذي يدعمه أي معالج هو عبارة عن مجموعة أوامر كل أمر منها يمثل تسلسل من الـ Bytes يستطيع المعالج التعرف عليها مباشرة ومن ثم يستجيب لمحتوى ذلك الأمر. اعتمدت RISC على التالي:أوامر بدائية جدا لا تحتاج لوحدة ترجمة (NO Microcode Unit) تنفذ الأوامر تنفيذا سريعا وكل أمر يستغرق دورة معالجة وحيدة أو أقل وكل الأوامر موحدة الطول 4 بايت فقط. (ar) RISC (anglicky Reduced Instruction Set Computer, výslovnost risk) označuje v informatice jednu z architektur mikroprocesorů. RISC označuje procesory s redukovanou instrukční sadou, jejichž návrh je zaměřen na jednoduchou, vysoce optimalizovanou sadu strojových instrukcí, která je v protikladu s množstvím specializovaných instrukcí ostatních architektur. Přesná definice označení RISC není jasná, avšak často se používá popisnější název architektura load-store, který lépe vyjadřuje fakt, že celkový počet instrukcí RISC procesoru může být paradoxně vyšší, než u jiných architektur.[zdroj?] Mezi zástupce RISC procesorů patří ARM, MIPS, AMD Am29000, , Atmel AVR, PA-RISC, (včetně PowerPC), , SPARC, DEC Alpha. (cs) Reduced Instruction Set Computer (RISC, englisch für Rechner mit reduziertem Befehlssatz) ist eine Designphilosophie für Computerprozessoren. Der Begriff wurde 1980 von David A. Patterson und Carlo H. Séquin geprägt. Das Designziel war der Verzicht auf einen komplexen, für die Assemblerprogrammierung komfortablen Befehlssatz hin zu einfach zu dekodierenden und schnell auszuführenden Befehlen („eigentliche Befehlsausführung“ meist nur 1 Takt). Dies ermöglichte zudem höhere Taktfrequenzen. (de) En arquitectura computacional, RISC (del inglés Reduced Instruction Set Computer, en español Computador con conjunto de instrucciones reducido) es un tipo de diseño de CPU generalmente utilizado en microprocesadores o microcontroladores con las siguientes características fundamentales: 1. * Instrucciones de tamaño fijo y presentadas en un reducido número de formatos. 2. * Solo las instrucciones de carga y almacenamiento acceden a la memoria de datos. Además estos procesadores suelen disponer de muchos registros de propósito general. (es) Konputagailuen arkitekturan, RISC (ingelesez: reduced instruction set computer) mikroprozesadore-mota bat da, makina-lengoaiako agindu-kopuru murriztu bat ezagutzen duena. CPU-diseinu mota bat da, CISC egitura baino sinpleagoa duena, eta, ondorioz, transistore-kopuru txikiagoa behar duena. Horrek berekin dakar azkarragoa izatea, bero-disipazio hobea izatea eta, ondorioz, aireztapen-kostu txikiagoa. Mikroprozesadore-mota hau arkitektura modernoan oinarrituta dago. Hauek dira RISC prozesagailuen abantailak: (eu) In computer engineering, a reduced instruction set computer (RISC) is a computer designed to simplify the individual instructions given to the computer to accomplish tasks. Compared to the instructions given to a complex instruction set computer (CISC), a RISC computer might require more instructions (more code) in order to accomplish a task because the individual instructions are written in simpler code. The goal is to offset the need to process more instructions by increasing the speed of each instruction, in particular by implementing an instruction pipeline, which may be simpler given simpler instructions. (en) Dalam teknik komputer, komputer set instruksi yang dikurangi atau komputer set instruksi sederhana (Inggris: reduced instruction set computer, disingkat RISC) adalah komputer yang dirancang untuk menyederhanakan instruksi individu yang diberikan kepada komputer untuk mewujudkan suatu tugas. Berbeda dengan instruksi yang diberikan ke komputer set instruksi kompleks (CISC), dengan komputer RISC, tugas mungkin memerlukan lebih banyak instruksi (kode) untuk mewujudkan tugas, karena instruksi individu ditulis dalam kode yang lebih sederhana. Tujuannya adalah untuk mengimbangi kebutuhan untuk memproses lebih banyak instruksi dengan meningkatkan kecepatan setiap instruksi, khususnya, mengimplementasikan mungkin lebih sederhana dengan instruksi yang lebih sederhana. (in) Un processeur à jeu d'instructions réduit (en anglais RISC pour Reduced instruction set computer) est un type d'architecture de processeur qui se caractérise par des instructions de base aisées à décoder, uniquement composées d'instructions simples. La sortie d'architectures hybrides comme le Pentium Pro (CISC émulé par du RISC) a mis fin, par disparition de repères, à cette guerre qui était devenue bien plus marketing que technique vers 1990, les techniques ayant évolué de part et d'autre et chacune comparant ses procédés à ceux de l'autre six ans plus tôt.[réf. nécessaire] (fr) ( RISC는 여기로 연결됩니다. 다른 뜻에 대해서는 RISC (동음이의) 문서를 참고하십시오.) 축소 명령어 집합 컴퓨터(영어: Reduced Instruction Set Computer, RISC, 리스크)는 CPU 명령어의 개수를 줄여 명령어 해석시간을 줄임으로써 개별 명령어의 실행속도를 빠르게 한 컴퓨터다. RISC의 중요한 목표는 명령어 파이프라인을 통해 개별 명령어의 실행속도를 높여 복잡 명령어 집합 컴퓨터 (CISC)에 비해 더 많은 명령어를 처리해야 하는 단점을 상쇄하는 것이다. RICS는 마이크로프로세서를 설계하는 방법 가운데 하나이며, RISC-V, SPARC, MIPS 등의 아키텍처에서 사용된다. 전통적인 CISC CPU에는 프로그래밍을 돕기 위한 많은 수의 명령어와 주소 모드가 존재했다. 그러나 그중에서 실제로 쓰이는 명령어는 몇 개 되지 않는다는 사실을 바탕으로, 적은 수의 명령어만으로 명령어 집합을 구성한 것이 RISC이다. 그래서, RISC는 CISC보다 구조가 더 단순하다. 복잡한 연산도 적은 수의 명령어들을 조합하는 방식으로 수행이 가능하다. (ko) RISC (ang. Reduced Instruction Set Computing) – typ architektury zestawu instrukcji procesora, który został przedstawiony pod koniec lat 70. w teoretycznych pracach na uniwersytecie Berkeley oraz w wynikach badań Johna Cocke z . Ówczesne procesory (budowane w architekturze CISC) charakteryzowały się bardzo rozbudowaną listą rozkazów, ale – jak wykazały badania – statystycznie tylko nieliczna ich część była wykorzystywana w programie. Okazało się na przykład, że ponad 50% rozkazów w kodzie to zwykłe przypisania, tj. zapis zawartości rejestru do pamięci i odwrotnie. (pl) RISC (acrônimo de Reduced Instruction Set Computer; em português, "Computador com um conjunto reduzido de instruções") é uma linha de arquitetura de processadores que favorece um conjunto simples e pequeno de instruções que levam aproximadamente a mesma quantidade de tempo para serem executadas. Em oposição, a arquitetura CISC (Complex Instruction Set Computer, em português, "Computador com um conjunto complexo de instruções") possui um conjunto maior de instruções especializadas, algumas delas raramente usadas pelos programas. (pt) |
| rdfs:label | حاسوب مجموعة تعليمات مخفضة (ar) RISC (ca) RISC (cs) Reduced Instruction Set Computer (de) Reduced instruction set computer (el) RISC (eo) RISC (eu) Reduced instruction set computing (es) Ríomhaire tacar laghdaithe treoracha (ga) RISC (in) Processeur à jeu d'instructions réduit (fr) Reduced instruction set computer (it) 축소 명령어 집합 컴퓨터 (ko) RISC (ja) RISC (pl) Reduced instruction set computer (nl) Reduced instruction set computer (en) RISC (ru) RISC (pt) Reduced Instruction Set Computing (sv) 精简指令集计算机 (zh) Reduced Instruction Set Computing (uk) |
| owl:sameAs | http://d-nb.info/gnd/4191875-7 wikidata:Reduced instruction set computer dbpedia-ar:Reduced instruction set computer dbpedia-az:Reduced instruction set computer dbpedia-bg:Reduced instruction set computer http://bs.dbpedia.org/resource/RISC dbpedia-ca:Reduced instruction set computer dbpedia-cs:Reduced instruction set computer dbpedia-da:Reduced instruction set computer dbpedia-de:Reduced instruction set computer dbpedia-el:Reduced instruction set computer dbpedia-eo:Reduced instruction set computer dbpedia-es:Reduced instruction set computer dbpedia-et:Reduced instruction set computer dbpedia-eu:Reduced instruction set computer dbpedia-fa:Reduced instruction set computer dbpedia-fi:Reduced instruction set computer dbpedia-fr:Reduced instruction set computer dbpedia-ga:Reduced instruction set computer dbpedia-he:Reduced instruction set computer dbpedia-hr:Reduced instruction set computer dbpedia-hu:Reduced instruction set computer dbpedia-id:Reduced instruction set computer dbpedia-it:Reduced instruction set computer dbpedia-ja:Reduced instruction set computer dbpedia-ko:Reduced instruction set computer dbpedia-lmo:Reduced instruction set computer http://lt.dbpedia.org/resource/RISC http://lv.dbpedia.org/resource/RISC dbpedia-nl:Reduced instruction set computer dbpedia-nn:Reduced instruction set computer dbpedia-no:Reduced instruction set computer dbpedia-pl:Reduced instruction set computer dbpedia-pt:Reduced instruction set computer dbpedia-ro:Reduced instruction set computer dbpedia-ru:Reduced instruction set computer dbpedia-sh:Reduced instruction set computer dbpedia-simple:Reduced instruction set computer dbpedia-sk:Reduced instruction set computer dbpedia-sl:Reduced instruction set computer dbpedia-sr:Reduced instruction set computer dbpedia-sv:Reduced instruction set computer dbpedia-th:Reduced instruction set computer dbpedia-tr:Reduced instruction set computer dbpedia-uk:Reduced instruction set computer dbpedia-vi:Reduced instruction set computer dbpedia-zh:Reduced instruction set computer https://global.dbpedia.org/id/pdP7 |
| prov:wasDerivedFrom | wikipedia-en:Reduced_instruction_set_computer?oldid=1113709318&ns=0 |
| foaf:depiction | wiki-commons:Special:FilePath/KL_Sun_UltraSparc.jpg wiki-commons:Special:FilePath/Yunsup_Lee_holding_RISC_V_prototype_chip.jpg wiki-commons:Special:FilePath/IBM_PowerPC601_PPC601FD-080-2_top.jpg |
| foaf:isPrimaryTopicOf | wikipedia-en:Reduced_instruction_set_computer |
| is dbo:knownFor of | dbr:David_Patterson_(computer_scientist) |
| is dbo:wikiPageDisambiguates of | dbr:RISC_(disambiguation) |
| is dbo:wikiPageRedirects of | dbr:Reduced_Instruction_Set_Computer dbr:Reduced_Instruction_Set_Computing dbr:Reduced_instruction_set_computing dbr:RISC dbr:RISC-based dbr:RISC-based_computer_design_approach dbr:RISC-based_system dbr:RISC_System/6000_SP dbr:RISC_architectures dbr:RISC_instruction_set dbr:RISC_principles dbr:RISC_processor dbr:Reduced_Instruction_Set_Code dbr:Reduced_instruction_set |
| is dbo:wikiPageWikiLink of | dbr:PowerPC dbr:Power_ISA dbr:Santa_Cruz_Operation dbr:Energy_Micro dbr:List_of_company_name_etymologies dbr:List_of_computer_scientists dbr:List_of_computing_and_IT_abbreviations dbr:Minicomputer dbr:Minimal_instruction_set_computer dbr:M32R dbr:MMIX dbr:Mac_transition_to_Apple_silicon dbr:Blackfin dbr:Bodhi_Linux dbr:Dave_Cutler dbr:Dave_Jaggar dbr:David_Patterson_(computer_scientist) dbr:Application-specific_integrated_circuit dbr:Arctic_Region_Supercomputing_Center dbr:History_of_the_graphical_user_interface dbr:Home_video_game_console dbr:List_of_educational_programming_languages dbr:List_of_pioneers_in_computer_science dbr:List_of_retronyms dbr:Pentium_(original) dbr:Register_renaming dbr:Richard_P._Gabriel dbr:DEC_PRISM dbr:DLX dbr:Versatile_Real-Time_Executive dbr:ERC32 dbr:Index_of_computing_articles dbr:Industrial_PC dbr:Infineon_XMC dbr:Intel_Atom dbr:Intel_Microcode dbr:Pentium_Pro dbr:Computer dbr:SGI_Indigo²_and_Challenge_M dbr:SPARC dbr:STM32 dbr:One-instruction_set_computer dbr:Transputer dbr:R3000 dbr:Chu_Bong-Foo dbr:Elbrus_(computer) dbr:Franz_Lisp dbr:Fuzzing dbr:GEOS_(16-bit_operating_system) dbr:Graphics_Core_Next dbr:Motodext dbr:Orthogonal_instruction_set dbr:Antun_Domic dbr:Apollo_PRISM dbr:Berkeley_RISC dbr:MIPS-X dbr:MIPS_Technologies dbr:MIPS_architecture dbr:MIPS_architecture_processors dbr:MLton dbr:MSN_TV dbr:Mac_(computer) dbr:Silicon_Graphics dbr:Stack_(abstract_data_type) dbr:Stanford_MIPS dbr:Star_Fox_2 dbr:Steve_Furber dbr:Comparison_of_instruction_set_architectures dbr:Comparison_of_real-time_operating_systems dbr:Complex_instruction_set_computer dbr:Parallax_Propeller dbr:Preferred_Executable_Format dbr:Three-address_code dbr:MicroBlaze dbr:Toshiba_TLCS dbr:BBC_Micro dbr:64-bit_computing dbr:CDC_6600 dbr:Agner_Fog dbr:Turing_Award dbr:Iron_law_of_processor_performance dbr:LatticeMico8 dbr:R8000 dbr:VLSI_Project dbr:32X dbr:78K dbr:ARC_(processor) dbr:ARM_architecture_family dbr:Acorn_Archimedes dbr:Addressing_mode dbr:Advanced_Amiga_Architecture_chipset dbr:Advanced_Micro_Devices dbr:Alexander_G._Fraser dbr:Cumulus_Corporation dbr:DEC_Alpha dbr:DOSBox dbr:EPOC_(operating_system) dbr:Nissan_R'nessa dbr:No_instruction_set_computing dbr:PDP-8 dbr:History_of_programming_languages dbr:History_of_the_Macintosh dbr:Hitachi_SR2201 dbr:Semiconductor_intellectual_property_core dbr:PA-RISC dbr:RISC_(disambiguation) dbr:Reverse_engineering dbr:Hauppauge_Computer_Works dbr:Itanium dbr:James_G._Mitchell dbr:TeraScale_(microarchitecture) dbr:Processor_design dbr:Asynchronous_circuit dbr:Atmel_AVR_instruction_set dbr:ARM11 dbr:ARM7 dbr:ARM9 dbr:ARM_Cortex-A dbr:ARM_Cortex-M dbr:ARM_Cortex-R dbr:ARX_(operating_system) dbr:AT91CAP dbr:ATmega328 dbr:AVR_microcontrollers dbr:John_L._Hennessy dbr:LEON dbr:LatticeMico32 dbr:Sun_Microsystems dbr:Sunway_(processor) dbr:Super_Nintendo_Entertainment_System dbr:Symbolics dbr:High-level_language_computer_architecture dbr:Jack_Kuehler dbr:Bonnell_(microarchitecture) dbr:CDC_Cyber dbr:Sophie_Wilson dbr:Classic_RISC_pipeline dbr:IBM_ROMP dbr:IBM_RS/6000 dbr:IBM_RT_PC dbr:IBM_System_p dbr:IPhone_(1st_generation) dbr:IPhone_3G dbr:Id_Tech_3 dbr:Ignite_(microprocessor) dbr:Instruction_set_architecture dbr:Intel_8051 dbr:Kronos_(computer) dbr:Microchip_Technology dbr:Microprocessor_chronology dbr:NeXT dbr:Oberon_(operating_system) dbr:Oberon_(programming_language) dbr:Open64 dbr:OpenRISC dbr:RISC-V dbr:RISC_OS dbr:Reduced_Instruction_Set_Computer dbr:Reduced_Instruction_Set_Computing dbr:Loongson dbr:System_on_a_chip dbr:Sixth_generation_of_video_game_consoles dbr:Netduino dbr:Reduced_instruction_set_computing dbr:European_Processor_Initiative dbr:European_Robotic_Arm dbr:Explicitly_parallel_instruction_computing dbr:IBM_Advanced_Computer_Systems_project dbr:IBM_POWER_architecture dbr:Thread-local_storage dbr:Olivetti_computers dbr:PlayStation_technical_specifications dbr:Single_cycle_processor dbr:NEC_V60 dbr:PowerUP_(accelerator) dbr:Super_Nintendo_Entertainment_System_Game_Pak dbr:Tianhua_GX-1C dbr:Power_Macintosh dbr:Motorola_88100 dbr:Retrocomputing dbr:Rendition,_Inc. dbr:PIC_microcontrollers dbr:Panasonic_M2 dbr:SandCraft dbr:RISC dbr:RISC-based dbr:RISC-based_computer_design_approach dbr:RISC-based_system dbr:RISC_System/6000_SP dbr:RISC_architectures dbr:RISC_instruction_set dbr:RISC_principles dbr:RISC_processor dbr:Reduced_Instruction_Set_Code dbr:Reduced_instruction_set |
| is dbp:design of | dbr:Power_ISA dbr:DEC_PRISM dbr:SPARC dbr:R3000 dbr:MIPS-X dbr:MIPS_architecture dbr:Stanford_MIPS dbr:LatticeMico8 dbr:ARC_(processor) dbr:ARM_architecture_family dbr:DEC_Alpha dbr:LatticeMico32 dbr:IBM_ROMP dbr:Ignite_(microprocessor) dbr:OpenRISC |
| is dbp:knownFor of | dbr:David_Patterson_(computer_scientist) dbr:John_L._Hennessy |
| is dbp:supportedPlatforms of | dbr:Versatile_Real-Time_Executive |
| is foaf:primaryTopic of | wikipedia-en:Reduced_instruction_set_computer |
